async – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Wed, 02 Dec 2020 20:19:44 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg async – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 3.V22. Descripción: memoria estática, asincrónica con bus de datos bidireccional, SRAM. /2020/12/02/leccion-3-v22-descripcion-memoria-estatica-asincronica-con-bus-de-datos-bidireccional-sram/ /2020/12/02/leccion-3-v22-descripcion-memoria-estatica-asincronica-con-bus-de-datos-bidireccional-sram/#respond Wed, 02 Dec 2020 20:19:44 +0000 /?p=2974 Continuá leyendo Lección 3.V22. Descripción: memoria estática, asincrónica con bus de datos bidireccional, SRAM.]]> Muestro una descripción de una memoria estática, asincrónica, con bus de datos bidireccional. Explico el circuito esquemático RTL que generó la herramienta Netlist Viewers del Quartus II. Analizo los warnings de la compilación.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

]]> /2020/12/02/leccion-3-v22-descripcion-memoria-estatica-asincronica-con-bus-de-datos-bidireccional-sram/feed/ 0