BCD – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Thu, 25 Apr 2019 23:28:17 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg BCD – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 5. VHDL estructural para la plaqueta. /2019/04/25/leccion-5-vhdl-estructural-para-la-plaqueta/ /2019/04/25/leccion-5-vhdl-estructural-para-la-plaqueta/#respond Thu, 25 Apr 2019 23:18:43 +0000 /?p=597 Descripción de un circuito para usar en la plaqueta DE1 de Altera. Control de un display de 7 segmentos de 4 dígitos. Al circuito entran dos señales BCD de 4 bits y una señal de modo. La salida son los 4 dígitos de un display de 7 segmentos, en los que se exhiben los datos de entrada, el mayor de ellos y el resultado de la suma. Y un indicador de si la suma está entre 10 y 15 (no es BCD). Muestro el RTL Viewer.

Biblioteca y entidad del circuito.
Parte declarativa de la arquitectura, componentes.

Parte declarativa de la arquitectura, señales y cuerpo de la arquitectura.

]]> /2019/04/25/leccion-5-vhdl-estructural-para-la-plaqueta/feed/ 0