bus de datos bidireccional – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Wed, 18 Nov 2020 23:24:30 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg bus de datos bidireccional – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 19.V128. Descripción: memoria estática sincrónica con bus de datos bidireccional, SRAM. DE1. /2020/11/18/leccion-19-v128-descripcion-memoria-estatica-sincronica-con-bus-de-datos-bidireccional-sram-de1/ /2020/11/18/leccion-19-v128-descripcion-memoria-estatica-sincronica-con-bus-de-datos-bidireccional-sram-de1/#respond Wed, 18 Nov 2020 23:24:30 +0000 /?p=2852 Continuá leyendo Lección 19.V128. Descripción: memoria estática sincrónica con bus de datos bidireccional, SRAM. DE1.]]> Te muestro la descripción de una memoria estática, sincrónica, con bus de datos bidireccional, SRAM. Luego la instancio en otra descripción, diseñada para usar la plaqueta. Uso un “package” propio en la misma carpeta de trabajo. Allí está la SRAM como componente. Te explico todos los circuitos esquemáticos generados por el RTL Viewer de la herramienta Tool del Netlist Viewers del Quartus II. Finalmente te mostro el funcionamiento en la FPGA Cyclone II de la plaqueta DE1 de Altera.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

]]> /2020/11/18/leccion-19-v128-descripcion-memoria-estatica-sincronica-con-bus-de-datos-bidireccional-sram-de1/feed/ 0