contador binario con reset sincrónico – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Tue, 17 Sep 2019 03:15:16 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg contador binario con reset sincrónico – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 11.V64. Contador binario, habilitación y reset sincrónicos, cuenta terminal y estado. /2019/09/06/leccion-11-v64-contador-binario-habilitacion-y-reset-sincronicos-cuenta-terminal-y-estado/ /2019/09/06/leccion-11-v64-contador-binario-habilitacion-y-reset-sincronicos-cuenta-terminal-y-estado/#respond Fri, 06 Sep 2019 19:07:23 +0000 /?p=1295 Continuá leyendo Lección 11.V64. Contador binario, habilitación y reset sincrónicos, cuenta terminal y estado.]]> En este video te explico la descripción de un contador genérico, sincrónico, binario, de módulo potencia de 2, con salidas: cuenta terminal y estado (valor de la cuenta). Analizo una sentencia que en la simulación va a producir un “Warning: metavalue detected”. Analizo el circuito generado.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entra en /contactame/.

Esquema circuital producido por Technology Map Viewer.

Detalle de las celdas lógicas combinacionales.

]]> /2019/09/06/leccion-11-v64-contador-binario-habilitacion-y-reset-sincronicos-cuenta-terminal-y-estado/feed/ 0 Lección 11.V62. Descripción de un contador binario sincrónico, genérico, con reset sincrónico. /2019/08/27/leccion-11-v62-descripcion-de-un-contador-binario-sincronico-generico-con-reset-sincronico/ /2019/08/27/leccion-11-v62-descripcion-de-un-contador-binario-sincronico-generico-con-reset-sincronico/#respond Tue, 27 Aug 2019 22:24:50 +0000 /?p=1266 Continuá leyendo Lección 11.V62. Descripción de un contador binario sincrónico, genérico, con reset sincrónico.]]> En este video te explico la descripción VHDL de un contador binario, genérico, de módulo potencia de 2, con reset sincrónico, también llamado cíclico. Tiene la entrada de pulsos a contar (reloj) y la de reset y como salida el estado de la cuenta. Como uso una señal de tipo unsigned incluyo el package numeric_std. Uso la función rising_edge. Compilo y controlo los “warnings”. Luego recurro a la herramienta “Tool” del Quartus II y selecciono “Technology Map Viewer” para ver y analizar el circuito esquemático generado.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entra en /contactame/ .



Desplegando el contenido de las celdas combinacionales vemos la señal de reset que llega a todas para generar en forma sincrónica el estado inicial del contador.

]]> /2019/08/27/leccion-11-v62-descripcion-de-un-contador-binario-sincronico-generico-con-reset-sincronico/feed/ 0