esperar que se inactive reset – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Fri, 30 Aug 2019 17:53:07 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg esperar que se inactive reset – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 11.V63. Testbench y simulación del contador sincrónico, con reset sincrónico. /2019/08/30/leccion-11-v63-testbench-y-simulacion-del-contador-sincronico-con-reset-sincronico/ /2019/08/30/leccion-11-v63-testbench-y-simulacion-del-contador-sincronico-con-reset-sincronico/#respond Fri, 30 Aug 2019 17:53:05 +0000 /?p=1281 Continuá leyendo Lección 11.V63. Testbench y simulación del contador sincrónico, con reset sincrónico.]]>

En este video te explico el testbench del contador sincrónico, genérico, binario, con módulo potencia de dos y con reset sincrónico. El reset sincrónico la da un estado inicial. Te muestro cómo se genera la señal de reset y qué ancho aproximado debería tener. Realizo la simulación y la explico.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entra en /contactame/.

]]>
/2019/08/30/leccion-11-v63-testbench-y-simulacion-del-contador-sincronico-con-reset-sincronico/feed/ 0