PIPO register – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Fri, 01 Nov 2019 21:04:37 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg PIPO register – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 12.V72. Registro PIPO, sincrónico, habilitación y salida de alta impedancia. /2019/11/01/leccion-12-v72-registro-pipo-sincronico-habilitacion-y-salida-de-alta-impedancia/ /2019/11/01/leccion-12-v72-registro-pipo-sincronico-habilitacion-y-salida-de-alta-impedancia/#respond Fri, 01 Nov 2019 21:04:37 +0000 /?p=1479 Continuá leyendo Lección 12.V72. Registro PIPO, sincrónico, habilitación y salida de alta impedancia.]]> En este video te muestro la descripción VHDL de un registro PIPO (parallel input parallel output), sincrónico, genérico, con habilitación del registro y habilitación de las salidas tri-state. Señales chip-enable y output-enable. Te muestro la sentencia VHDL que permite generar un buffer tri-state. El reset es sincrónico. Luego de compilar, vemos los warnings. Te muestro también el circuito esquemático generado por “Technology Map Viewer” de “Tool” y lo analizo, comprobando la existencia de los buffers tri-state sintetizados.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

]]> /2019/11/01/leccion-12-v72-registro-pipo-sincronico-habilitacion-y-salida-de-alta-impedancia/feed/ 0 Lección 12.V70. Descripción de un registro PIPO genérico, sincrónico, con reset. /2019/10/18/leccion-12-v70-descripcion-de-un-registro-generico-sincronico-con-reset/ /2019/10/18/leccion-12-v70-descripcion-de-un-registro-generico-sincronico-con-reset/#respond Fri, 18 Oct 2019 20:57:21 +0000 /?p=1453 Continuá leyendo Lección 12.V70. Descripción de un registro PIPO genérico, sincrónico, con reset.]]> En este video te muestro la descripción VHDL de un registro PIPO (parallel input, parallel output), sincrónico, genérico. Es muy sencillo, consta de un único proceso explícito que se dispara con la señal de reloj. El reset es sincrónico. Luego de compilar, vemos los warnings. Te muestro también el circuito esquemático generado por “Technology Map Viewer” de “Tool” y lo analizo.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.


]]> /2019/10/18/leccion-12-v70-descripcion-de-un-registro-generico-sincronico-con-reset/feed/ 0