random serial output – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Fri, 07 Feb 2020 20:59:01 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg random serial output – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 13. V79. Testbench y simulación del generador de secuencia pseudo-aleatoria de 5 bits. /2020/02/07/leccion-13-v79-testbench-y-simulacion-del-generador-de-secuencia-pseudo-aleatoria-de-5-bits/ /2020/02/07/leccion-13-v79-testbench-y-simulacion-del-generador-de-secuencia-pseudo-aleatoria-de-5-bits/#respond Fri, 07 Feb 2020 20:59:01 +0000 /?p=1610 Continuá leyendo Lección 13. V79. Testbench y simulación del generador de secuencia pseudo-aleatoria de 5 bits.]]> En este video te explico un testbench para el generador de una secuencia pseudo-aleatoria de 5 bits usando un registro de desplazamiento. Te explico cómo generar un segundo pulso de reset en un momento temporal prefijado. También cómo generar un tiempo de simulación que abarque toda la secuencia generada (para poder verla) y varios ciclos más. Realizo la simulación con el ModelSim. Te explico a qué se debe el warning que produce el Modelsim “Warning: NUMERIC_STD.”=”: metavalue detected, returning FALSE”.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

]]> /2020/02/07/leccion-13-v79-testbench-y-simulacion-del-generador-de-secuencia-pseudo-aleatoria-de-5-bits/feed/ 0