sentencia assert – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Thu, 02 May 2019 03:08:11 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg sentencia assert – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 7.V28.1. Uso sencillo del ModelSim. TestBench para la AND2. /2019/04/26/leccion-7-v28-1-uso-sencillo-del-modelsim-testbench-para-la-and2ecu/ /2019/04/26/leccion-7-v28-1-uso-sencillo-del-modelsim-testbench-para-la-and2ecu/#respond Fri, 26 Apr 2019 20:42:12 +0000 /?p=623 Continuá leyendo Lección 7.V28.1. Uso sencillo del ModelSim. TestBench para la AND2.]]> En este video te muestro cómo usar en forma sencilla el ModelSim. Uso la versión 10.5b. Muestro cómo escribir un banco de pruebas (testbench). La estructura de un testbench y algunas de sus características. Uso VHDL para simulación. Nuevas sentencias: wait, wait for, assert, report, severity note, severity failure. Nuevo tipo de datos: datos físicos, time (tiene valor y unidad).
Para finalizar uso el testbench para simular y te muestro el resultado.
A través de “contactame” /contactame/ puedes pedirme que te envíe los archivos de texto con las descripciones y testbenchs para que los puedas probar y el tutorial del Quartus II, que hice.

Uso del ModelSim y primer testbench.

Te presento el código:

]]> /2019/04/26/leccion-7-v28-1-uso-sencillo-del-modelsim-testbench-para-la-and2ecu/feed/ 0