sram – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Thu, 12 Nov 2020 05:30:15 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg sram – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 19.V127. Descripción de una memoria estática, sincrónica, SRAM. Ejecución en la plaqueta DE1. /2020/11/12/leccion-19-v127-descripcion-de-una-memoria-estatica-sincronica-sram-ejecucion-en-la-plaqueta-de1/ /2020/11/12/leccion-19-v127-descripcion-de-una-memoria-estatica-sincronica-sram-ejecucion-en-la-plaqueta-de1/#respond Thu, 12 Nov 2020 05:24:29 +0000 /?p=2831 Continuá leyendo Lección 19.V127. Descripción de una memoria estática, sincrónica, SRAM. Ejecución en la plaqueta DE1.]]> Descripción de una memoria RAM estática, SRAM, sincrónica, con entrada de datos separada de la salida de datos. Es recomendable que en las FPGA todos los diseños sean sincrónicos, por ese motivo decidí describir una SRAM sincrónica. Intel reconoce el diseño como perteneciente a una memoria y el Quartus incluye un bloque RAM sincrónico propio, dentro de mi diseño. Te muestro el RTL Viewer de Tools, Netlist Viewers del Quartus y lo analizo. Allí se observa el bloque incluido por el Quartus. Luego programo la plaqueta DE1 de Intel-Altera y muestro el correcto funcionamiento.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

Puedes ver y descargar mis códigos fuente de: https://github.com/susanacanel/proyectos-vhdl.

]]> /2020/11/12/leccion-19-v127-descripcion-de-una-memoria-estatica-sincronica-sram-ejecucion-en-la-plaqueta-de1/feed/ 0