testbench contador – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Thu, 02 Jul 2020 04:05:51 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg testbench contador – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 14.V100. Testbench del contador en secuencia arbitraria. Simulación. Generación de reset. /2020/07/02/leccion-14-v100-testbench-del-contador-en-secuencia-arbitraria-simulacion-generacion-de-reset/ /2020/07/02/leccion-14-v100-testbench-del-contador-en-secuencia-arbitraria-simulacion-generacion-de-reset/#respond Thu, 02 Jul 2020 04:05:51 +0000 /?p=2055 Continuá leyendo Lección 14.V100. Testbench del contador en secuencia arbitraria. Simulación. Generación de reset.]]> En este video explico el testbench del contador en secuencia arbitraria. Realizo la simulación con el STKWave y con el ModelSim. Genero un segundo pulso de reset y muestro un posible error y cómo se detecta.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

]]> /2020/07/02/leccion-14-v100-testbench-del-contador-en-secuencia-arbitraria-simulacion-generacion-de-reset/feed/ 0