testbench SIPO register – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Fri, 06 Dec 2019 18:45:22 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg testbench SIPO register – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 12.V75. Testbench del registro SISO/SIPO, sincrónico, desplazamiento a derecha. /2019/12/06/leccion-12-v75-testbench-del-registro-siso-sipo-sincronico-desplazamiento-a-derecha/ /2019/12/06/leccion-12-v75-testbench-del-registro-siso-sipo-sincronico-desplazamiento-a-derecha/#respond Fri, 06 Dec 2019 18:45:22 +0000 /?p=1578 Continuá leyendo Lección 12.V75. Testbench del registro SISO/SIPO, sincrónico, desplazamiento a derecha.]]> En este video te muestro el testbench de un registro SISO (serial input, serial output)/ SIPO(serial input, parallel output), de desplazamiento a derecha, sincrónico, para 5 bits. Como la descripción no tiene la señal de reset, espero 5 ciclos de reloj, con SI=0 para que el registro se encuentre reseteado.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

]]> /2019/12/06/leccion-12-v75-testbench-del-registro-siso-sipo-sincronico-desplazamiento-a-derecha/feed/ 0