vsim ModelSim – Susana Canel. Curso de VHDL https://susycursos.com Curso visual de VHDL y de Quartus II. Apuntes de electrónica. Thu, 07 May 2020 00:26:34 +0000 es-AR hourly 1 https://wordpress.org/?v=6.8.3 /wp-content/uploads/2018/03/cropped-Logo3-2.jpg vsim ModelSim – Susana Canel. Curso de VHDL https://susycursos.com 32 32 Lección 14. V92. Testbench, detector de secuencia, solapamiento, salida Mealy. ModelSim por línea de comando. /2020/05/06/leccion-14-v92-testbench-detector-de-secuencia-solapamiento-salida-mealy-modelsim-por-linea-de-comando/ /2020/05/06/leccion-14-v92-testbench-detector-de-secuencia-solapamiento-salida-mealy-modelsim-por-linea-de-comando/#respond Thu, 07 May 2020 00:26:34 +0000 /?p=1889 Continuá leyendo Lección 14. V92. Testbench, detector de secuencia, solapamiento, salida Mealy. ModelSim por línea de comando.]]> En este video te explico cómo hacer un testbench para el detector de secuencia con salida Mealy, con solapamiento. Compilo y simulo usando el ModelSim por línea de comando (git bash). Para simular uso opciones que permiten ver los ports de la entidad y las señales de la descripción, en este caso son los estados (actual y prox), de tipo enumerados. Defino una constante std_logic_vector para generar una cadena de bits correspondientes a los sucesivos bits de la entrada. Y otra para las salidas esperadas. Uso un ciclo for-loop. Uso los atributos ‘range e ‘image. Analizo las formas de ondas que muestra el ModelSim. Vemos las señales del port y los estados.

Si te parece útil la explicación no te olvides de darle un clic a “me gusta” ¡Gracias! Para contactarme y solicitarme los manuales del Quartus II que escribí en español en lenguaje amigable (no son una traducción) y también los archivos de las descripciones y testbenchs en formato texto para que los puedas probar, entrá en /contactame/.

]]> /2020/05/06/leccion-14-v92-testbench-detector-de-secuencia-solapamiento-salida-mealy-modelsim-por-linea-de-comando/feed/ 0