wait for – Página 4 – Susana Canel. Curso de VHDL

Lección 8.V30.3. Testbench de un multiplexor genérico con entrada de habilitación.

En este video te muestro el testbench de un multiplexor genérico, de N canales, con entrada de habilitación. El testbench se realiza para un caso en particular. Uso “others” para dar el valor inicial a las señales del testbench. Sentencia for…loop. Uso generic map dado que la descripción era genérica. Uso port map. Uso el package numeric_std que necesita la función to_unsigned.
Para finalizar uso el testbench para simular y te muestro el resultado.
A través de “contactame” /contactame/ puedes pedirme que te envíe los archivos de texto con las descripciones y testbenchs para que los puedas probar y el tutorial del Quartus II, que hice.

Primera parte del código del testbench del multiplexor genérico.

Segunda parte del código del testbench del multiplexor genérico.

Última parte del código del testbench del multiplexor genérico.

Lección 7.V31. Testbench para el codificador de prioridad de 4a2.

En este video te explico un banco de pruebas (testbench) para un codificador de prioridad de 4 entradas a 2 salidas codificadas y señal de grupo. Uso el ModelSim de Intel-Altera, versión 10.5b. Uso un ciclo “for-loop” y dentro de éste la sentencia “if” con las opciones “elsif” y “else”. Compilo y para finalizar uso el testbench para simular y te muestro el resultado.
A través de “contactame” /contactame/ puedes pedirme que te envíe los archivos de texto con las descripciones y testbenchs para que los puedas probar y el tutorial del Quartus II, que hice.

Primera parte del código del testbench del codificador de prioridad de 4 a 2.

Segunda parte del código del testbench del codificador de prioridad de 4 a 2.

Última parte del código del testbench del codificador de prioridad de 4 a 2.

Lección 7.V29.2. Testbench usando “for” para el decodificador 3 a 8 con habilitación.

En este video te muestro cómo generar los estímulos y controlar si la salida del decodificador es la esperada usando una sentencia “for”. Vemos que hay que realizar adaptaciones al testbench anterior cuando usamos la sentencia for, incluir el package numeric_std y usar un atributo ‘image. En la simulación comparo con las formas de ondas generadas en el testbench anterior y veo las limitaciones que se obtienen en la simulación cuando usamos la sentencia “for” para generar las señales.
Para finalizar uso el testbench para simular y te muestro el resultado.
A través de “contactame” /contactame/ puedes pedirme que te envíe los archivos de texto con las descripciones y testbenchs para que los puedas probar y el tutorial del Quartus II, que hice.

Lección 7.V29.1. Testbench para el decodificador de 3 a 8 con habilitación.

En este video te explico cómo escribir un banco de pruebas (testbench) para un decodificador de 3 a 8 con entrada de habilitación. Uso el ModelSim de Intel-Altera, versión 10.5b. Muestro las formas de ondas generadas. Te explico cómo dar por terminada la simulación y cómo cerrar el proyecto.
A través de “contactame” /contactame/ puedes pedirme que te envíe los archivos de texto con las descripciones y testbenchs para que los puedas probar y el tutorial del Quartus II, que hice.