Saltar al contenido
Susana Canel. Curso de VHDL

Susana Canel. Curso de VHDL

Curso visual de VHDL y de Quartus II. Apuntes de electrónica.

  • Inicio
    Este curso consta de videos sencillos para que puedas dar tus primeros pasos describiendo hardware con el lenguaje VHDL y simulaciones. Incluye videos de uso del Quartus II de Altera para que puedas editar tus descripciones y simularlas.
  • Sobre mí
    Me llamo Susana Canel, Soy Ing. Electrónica y me desempeñé como docente de Técnicas Digitales I, II y III, de Análisis Matemático II y de Teoría de los Circuitos II, en la Universidad Tecnológica Nacional Regional Buenos Aires. En la especialidad VHDL me desempeñé como tutora de alumnos y dicté cursos para docentes y alumnos en la UTN FRBA y FRA.
  • Curso de VHDL (blog)
  • Contactame

Acerca de este sitio

Por medio de videos cortos te iré explicando paso a paso y mediante ejemplos didácticos como hacer descripciones de circuitos combinacionales en VHDL. Los requisitos para seguir el curso son tener conocimientos básicos de técnicas digitales (circuitos combinacionales).

Como accesorio incluyo un video para enseñarte a usar el software Quartus II, a fin de que puedas editar y simular tus diseños.

 

 

Lección 4.V23. Descripción NAND genérica.

Puedes ver el código en mi post Lección 4. VHDL descripción algorítmica. /2018/09/03/leccion-4-arquitectura-algoritmica/ . A través de “contactame” puedes pedirme que te envíe los archivos de texto con las descripciones para que los puedas probar y el tutorial del Quartus II, que hice. /contactame/

Publicado el 06/09/201801/05/2019Autor Susana CanelCategorías curso VHDL, nivel inicial, video de compilación, Video de descripciones, video de simulación, video de Technology Map Viewer, video Netlist ViewersEtiquetas arquitectura algorítmica, comparación entre sentencias condicionadas concurrentes y secuenciales, descripciones VHDL por comportamiento, dispositivos combinacionales, dispositivos de propósitos generales, dispositivos MSI, for...loop, if...then, inferencia de memoria, lista de sensibilidad, NAND genérica, procesos explícitos, process, Quartus II, RTL Viewer, sentencias condicionadas, sentencias condicionadas concurrentes, sentencias condicionadas secuenciales, sentencias secuenciales, simulación, std_logic_vector, variable

Deja un comentario Cancelar respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Navegación de entradas

Anterior Entrada anterior: Lección 4.V22. Descripción NOR genérica.
Siguiente Entrada siguiente: Lección 5.V24. Descripción estructural de un circuito.
Creado con WordPress